


Simulation d'un lancer de dé

Auteur:

Toti Frédéric

Synopsis

- La séquence présentée (trois quarts d'heure environ) a pour objectif de faire un bilan des connaissances et compétences acquises lors des séances précédentes sur l'architecture des ordinateurs.
- Elle se présente sous la forme d'un TP dont l'objectif est d'implémenter un lancer aléatoire d'un dé comme ceci:



Synopsis

- Le TP se décompose en:
 - Une première partie débranchée où les élèves devront dans un premier temps trouver des tables de vérités et simplifier au mieux les fonctions logiques associées.
 - une deuxième partie où les élèves devront construire le circuit à l'aide d'un simulateur (logisim ou autre).
 - une dernière partie (question 5) à commencer en classe pour les plus rapides et à rendre pour la prochaine séance (pouvant faire l'objet d'une évaluation en tant que devoir maison)

Références au programme

Contenus	Capacités attendues	Commentaires
Modèle d'architecture séquentielle (von Neumann)	Distinguer les rôles et les caractéristiques des différents constituants d'une machine. Dérouler l'exécution d'une séquence d'instructions simples du type langage machine.	La présentation se limite aux concepts généraux. On distingue les architectures monoprocesseur et les architectures multiprocesseur. Des activités débranchées sont proposées. Les circuits combinatoires réalisent des fonctions booléennes.

- Pré requis:
 - Tables de vérité et fonctions logiques.
 - Utilisations d'un simulateur de circuit (logisim ou autres).
 - Additionneur 4 bits, multiplexeurs, comparateurs.

Description de la séance

- Dans un premier temps, les élèves travaillent sur feuille.
 - Il leur est demandé de dresser les tables de vérité des différentes possibilités d'éclairages de chaque diode.
 - Puis de simplifier au maximum les fonctions logiques associées.
- Dans un second temps, les élèves travaillent sur poste.
 - Il leur est demandé d'implémenter le circuit.
- Dans un dernier temps, les élèves doivent réfléchir à l'implémentation d'un simulateur d'un double lancer de dés avec affichage de la somme des deux dés. Ce travail sera à terminer et à rendre la séance suivante.

Critiques autour des 5 focales de Goigoux


Planification	Motivation	Régulation	Explication	Différenciation
TP de synthèse de fin de chapitre sur l'architecture des ordinateurs en 1 ^{ère} NSI	Un cas concret et mise en activité immédiate	Travail en binôme ou en solo (selon le nombre d'élèves et le matériel en classe) avec passage de l'enseignant	Enoncé photocopié Au cas par cas puis collective si besoin	Mêmes consignes pour tous Possibilité d'en faire plus pour les plus rapides

TP Simulateur de dé


L'objectif de la séance est de réaliser un simulateur de lancer de dé (entre autres).

Pour cela, on va réaliser un circuit sous logisim où les points sur une face du dé seront schématisés par des diodes. Les diodes éclairées devront correspondre aux points de la face du dé.

L'entrée sera une entrée sur 3 bits ou un générateur de nombre entier aléatoire entre 0 et 7 (3 bits allant de 000 à 111). Les cas 0 et 7 devront laisser le dé éteint. On note a, b, ..., g les 7 diodes comme ceci :



Voici les 6 cas envisageables :



1. Quelles diodes ont la même table de vérité ?
2. Compléter les tables de vérités de chaque diode :

$e_2 e_1 e_0$	a	b	c	d	e	f	g
000							
001							
010							
011							
100							
101							
110							
111							

3. a) A l'aide des tables de Karnaugh, établir des fonctions logiques de chaque diode.

diodes

$e_1 e_0$				
e_2				

diodes

$e_1 e_0$				
e_2				

diodes

$e_1 e_0$				
e_2				

diodes

$e_1 e_0$				
e_2				

- b) Essayer de les simplifier le plus possible à l'aide des règles algébriques.

4. Sous logisim, réaliser le circuit correspondant. On pourra prendre comme entrée un 'random generator' qui se trouve dans 'Memory'.
5. Réaliser un circuit simulant le lancer de 2 dés et qui affiche en plus la somme des deux dés.

Correction du TP simulateur de dé

1. Les diodes a et g, b et f, c et e ont la même table de vérité.

2.

$e_2 e_1 e_0$	a	b	c	d	e	f	g
000	0	0	0	0	0	0	0
001	0	0	0	1	0	0	0
010	1	0	0	0	0	0	1
011	1	0	0	1	0	0	1
100	1	1	0	0	0	1	1
101	1	1	0	1	0	1	1
110	1	1	1	0	1	1	1
111	0	0	0	0	0	0	0

3. a)

diodes a et g

$e_1 e_0$	00	01	11	10
e_2				
0	0	0	1	1
1	1	1	0	1

diodes c et e

$e_1 e_0$	00	01	11	10
e_2				
0	0	0	0	0
1	0	0	0	1

diodes b et f

$e_1 e_0$	00	01	11	10
e_2				
0	0	0	0	0
1	1	1	0	1

diode d

$e_1 e_0$	00	01	11	10
e_2				
0	0	1	1	0
1	0	1	0	0

On obtient les fonctions logiques suivantes :

diodes a et g : $\overline{e_2} e_1 + e_2 \overline{e_1} + e_2 \overline{e_0}$

diodes c et e : $e_2 e_1 \overline{e_0}$

diodes b et f : $e_2 \overline{e_0} + e_2 \overline{e_1}$

diode d : $\overline{e_2} e_0 + \overline{e_1} e_0$

b) Après simplification :


diodes a et g : $\overline{e_2} e_1 + e_2 \overline{e_1} + e_2 \overline{e_0} = (e_2 \oplus e_1) + e_2 \overline{e_0}$ (xor)

diodes c et e : $e_2 e_1 \overline{e_0}$

diodes b et f : $e_2 \overline{e_0} + e_2 \overline{e_1} = e_2 (\overline{e_0} + \overline{e_1}) = e_2 \overline{e_0 e_1}$ (factorisation + loi de Morgan)

diode d : $\overline{e_2} e_0 + \overline{e_1} e_0 = e_0 (\overline{e_2} + \overline{e_1}) = e_0 \overline{e_2 e_1}$ (factorisation + loi de Morgan)



4.



5.

Utilisation du random generator

Calcul de la somme des deux dés avec un additionneur 4 bits (car la somme va de 1 à 12) et un multiplexeur pour n'afficher la somme uniquement lorsque les valeurs des deux dés sont entre 1 et 6.



Circuit permettant de savoir si une entrée sur 3 bits est un nombre entre 1 et 6 inclus.